チップレット - 相互接続で次世代システムを構築する技術革新 第1回 チップレットがもたらす半導体の付加価値向上

チップレットは、他のチップレットと組み合わせて単一のパッケージまたはシステムに組み込むことができる、明確に定義された機能を備えた小さな半導体チップである。

チップレット間の高密度相互接続により、高速で高帯域幅の電気接続が保証される。本連載は、1μm未満へのピッチの縮小を目的としたインターポーザと3D統合アプローチの両方についてimecのチップレット研究者自身が解説するものである。

チップレットはさまざまなソースから提供されることが多く、電気テストが難しい場合が多い。後半では、この困難さを解消するための3Dテストプロトコルの標準化と最適化について解説する。
チップレットはCAGR42％で成長する注目技術

MIT Tech Reviewによって2024年の10大ブレークスルー技術の1つにランク付けされた「チップレット」は、半導体の世界で本格的に活用されるようになってきた。

チップレットは、CPUやGPUなどの特定の機能を提供する小型のモジュール式チップ技術で、組み合わせることでさまざまなシステムを1チップで実現することができる。玩具のレゴのようなアプローチにより、メーカーは新しいチップ設計への参入コストを抑え、効率とパフォーマンスを向上させながら、コスト効率よくシステムを構成する柔軟性を得ることができる。各チップレットのプロセステクノロジーを戦略的に選択することで、チップレットの最適化が可能で、例えばI/Oおよびバスのチップレットには信頼性の高いレガシープロセスを採用しつつ、コンピューティングのためのチップレットには高パフォーマンスを実現するために最先端プロセスを採用することができるという利点がある。

また、メモリのチップレットには新しいメモリテクノロジーを採用でき、多様な半導体需要への適応性を確保することができるほか、チップレットベースの設計では、古くなったチップレット部分だけを簡単に、より頻繁に更新できるため、開発プロセスを加速することができるようになる。さらに、こうした機能別に分けることでチップレットの多くは、小型でシンプルな設計を採用できるほか、テストで合格したダイだけが使え、かつ相互接続の欠陥は修復することができるため、最終的な歩留まりを高めることも可能となる。

チップレット技術は比較的新しい技術であり、現在はAMDやIntelなど、一握りの大手半導体企業が製品を市場に投入している段階である。そのためチップレットの製造を引き受けているファウンドリも少なく、TSMCでは現在、基板上でチップレットを開発および組み合わせるプロセスの標準化を検討しているが、今後、劇的に適用領域が拡大することが見込まれ、最新の市場予測ではチップレット市場は2023年から2033年にかけて年平均成長率(CAGR)42％以上で成長することが見込まれるという。
自動車産業にとっての最適解となるチップレット

チップレットベースの設計は、過去数十年にわたり半導体業界を牽引してきたムーアの法則の減速に答えるものである。

集積回路上のコンポーネントを2年間で2倍増加させるために半導体デバイスメーカーはトランジスタの小型化を進め、1チップに搭載する方法を模索し、結果として大規模なモノリシックなSoC設計に行きついた。携帯電話はモノリシックな設計の成功の証であり、演算能力、ディスプレイ表示、無線通信、オーディオなどの多様な機能を100mm2ほどの1チップ上に統合している。ただし、さらなるプロセスのスケーリングは、パフォーマンス上の利点が最小限であるにもかかわらず、技術難度の高まりに伴い高価になってきている。そのため、大規模で複雑なSoCの各機能を小さなチップレットに分割し、それらをつなぎ合わせることでアプリケーションごとに適したシステムを構築するというアイデアが生まれた。

自動車業界は、自動運転、センサフュージョン、その他の電子機能用のチップレットなど、特定のコンポーネントで拡張された基本的な機能を備えた柔軟なアーキテクチャを提供するチップレットを採用するのに最適な候補となっている。

このモジュールアプローチにより、モノリシックSoCのアップグレードに伴う長期間を要するプロセスと比較して、チップレットの一部を交換または更新することで、より性能を高めた製品を市場に投入するまでの時間を短縮することができるようになる。また、特定車種やタイプ別に見た場合、自動車の販売量はスマホよりも少ないため、それらの車種ごとにモノリシックSoCを設計しようとすればエンジニアリングコストが高くという課題があるが、チップレットベースで共通化できるものを増やすことで、そのコストを低減することができるようになる。さらに、こうしたチップレットの柔軟性を活用することで、自動車メーカー各社は、それまでの自動車設計ですでに実証されたダイを使用することができるため、信頼性と安全性の要件を満たす期間を短縮することもできるようになる。

チップレット市場の拡大に伴い、これらのモジュール設計は、イメージセンサ、ディスプレイ、メモリ、量子コンピューティングなど、さらに多くのアプリケーション分野に登場することが期待されるようになっている。

本記事はimecが同社Webサイトならびに「3D InCites」に寄稿した記事「Chiplet Interconnect Technology: Piecing Together the Next Generation of Chips (Part I)」を翻訳・改編したものとなります

エリック・ベイン(Eric Beyne)

imecのR＆D担当副社長、シニアフェロー、3Dシステム統合プログラムディレクター。1983年にベルギーのルーベン・カトリック大学(KUL)で電気工学の学士号、1990年に応用科学の博士号を取得。同氏は1986年からimecに在籍し、高度なパッケージングおよび相互接続技術に取り組んでいる

ヘルト・ファン・デル・プラス(Geert Van der Plas)

imecの3Dシステム統合プログラムのプログラムマネージャー。2001年にベルギーのルーベン・カトリック大学(KUL)で応用科学の博士号を取得。2003年にimecに入社。エネルギー効率の高いデータコンバータ、電力/信号整合性、3D統合技術に取り組んできた。現在は、高性能、モバイル、IoTアプリケーション向けの高度な3D(TSV)およびパッケージング(FO-WLP)技術を使用したシステムスケーリングに取り組む3Dシステム統合プログラムのプログラムマネージャーを務めている。3D集積技術の特性評価、モデリング、システム化設計の実現に興味を持っている

エリック・ヤン・マリニッセン(Erik Jan Marinissen)

imecのサイエンティフィックディレクター。オランダのアイントホーフェン工科大学(TU/e)の客員研究員を兼務。研究対象は、製造上の欠陥に対するデジタルICのテストと、テストのための設計に関するすべてのトピック。TU/eでコンピューターサイエンスとソフトウェアテクノロジーの修士号と博士号を取得。IEEEフェローであり、組み込みコアテストに関するIEEE Std 1500の編集長、3Dテストアクセスに関するIEEE Std 1838の創設者兼議長(現在は副議長)、チップレット相互接続テストと修復に関するIEEE Std P3405の副議長を務めた経歴を有している